ホーム

FEOL(Front End of Line:基板工程、半導体製造前工程の前半)
7. シリサイド

半導体ウェハーができるまでTop »

MOSトランジスタの三つの電極であるゲート(ポリシリコン)、ソース、ドレイン(シリコンウェハー)をシリサイド(金属との化合物)化することでこの後の金属配線との抵抗を下げます。また、それぞれの電極自体の抵抗を下げる効果もあります。

サリサイド形成:薬品処理で選択的にコバルトだけを除去(自己整合でシリサイド形成)します。

索引

7-1. コバルト成膜(スパッタ)

シリコンウェハー表面にをPVD法(スパッタ)でコバルト膜を形成します。
シリサイドに用いる金属はコバルト以外にもニッケル、チタンなどがあります。


7-2. コバルトシリサイド化

表面にコバルト膜が乗ったシリコンウェハーを加熱すると、シリコンとコバルトの接している部分が、コバルトシリサイドに変化します。
酸化膜上のコバルトはコバルトのままです。


7-3. コバルト除去

薬液処理で、選択的に酸化膜上のコバルトだけを除去します。
ゲート、ソース、ドレイン上のシリサイドが残ります。このように自己整合でシリサイドを形成することを、サリサイド(Self Aligned Silicide)と言います。

Process Flow(プロセスフロー)

FEOL(Front End of Line:基板工程、半導体製造前工程の前半)
| 1. 素子分離| 2. ウェル+チャネル形成| 3. ゲート酸化+ゲート形成| 4. LDD形成|
5. サイドウォール| 6. ソースドレイン| 7. シリサイド| 8. 絶縁膜|
9. コンタクトホール|

BEOL(Back End of Line:配線工程、半導体製造前工程の後半)
| 10. メタル-1| 11. メタル-2|

A+ A-

PAGE TOP