ホーム
FEOL（Front End of Line：基板工程、半導体製造前工程の前半）
2. ウェル+チャネル形成
ひとつのチップの中にn型MOSトランジスタ、p型MOSトランジスタを作り分けます。
トランジスタを作る領域に、それぞれのトランジスタに応じた不純物を適切な濃度で注入します。（n-MOS：pウェル、nチャネル、p-MOS：nウェル、pチャネル）また、異なる電圧/特性のトランジスタを作るときは異なる不純物/濃度の注入を追加することで作り分けます。（“2-3. nチャネル”と“2-4. pチャネル”の繰り返し）
2-1. pウェル
p-MOS領域を覆うレジストパターンを形成し、n-MOS領域にp型不純物（B ボロンなど）を注入します。
注入後、レジストパターンは除去します。
2-2. nウェル
n-MOS領域を覆うレジストパターンを形成し、p-MOS領域にn型不純物（P リンなど）を注入します。
注入後、レジストパターンは除去します。
2-3. nチャネル
p-MOS領域を覆うレジストパターンを形成し、n-MOS領域にp型不純物（B ボロンなど）を注入します。
注入後、レジストパターンは除去します。
2-4. pチャネル
n-MOS領域を覆うレジストパターンを形成し、p-MOS領域にn型不純物（As ヒ素など）を注入します。
注入後、レジストパターンは除去します。
Process Flow（プロセスフロー）
FEOL（Front End of Line：基板工程、半導体製造前工程の前半）
|
1. 素子分離|
2. ウェル+チャネル形成|
3. ゲート酸化+ゲート形成|
4. LDD形成|
5. サイドウォール|
6. ソースドレイン|
7. シリサイド|
8. 絶縁膜|
9. コンタクトホール|
BEOL（Back End of Line：配線工程、半導体製造前工程の後半）
|
10. メタル-1|
11. メタル-2|